越來越多的公司使用的 CMOS 代工邏輯無法將 NOR 閃存嵌入到小于 28nm 的工藝中，除非 NOR 是使用 28nm 或更大的工藝技術(shù)生產(chǎn)的。就是芯片的邏輯部分會(huì)隨著工藝的縮小而繼續(xù)縮小，但 NOR 的尺寸會(huì)保持不變，這將大大減緩芯片成本的降低。SRAM 似乎也是如此。在大約 10nm 的工藝中，SRAM 的擴(kuò)展速度比邏輯慢得多，盡管它并沒有像 NOR 那樣完全停止。
 
    1、繼續(xù)縮小邏輯，但使NOR區(qū)域保持相同大小，以降低成本。這對(duì)于閃存很少的芯片來說可能是可以接受的。
 
    2、使用外部NOR閃存并將其內(nèi)容移入和移出內(nèi)部SRAM緩存。雖然這延遲了不可避免的問題，但這不是一個(gè)長(zhǎng)期的解決方案，因?yàn)镾RAM也將停止擴(kuò)展。這也是一種能源效率低下的解決方案。
 
    3、使用小芯片并使用NOR優(yōu)化工藝在自己的芯片上制作NOR閃存。這可能會(huì)在一段時(shí)間內(nèi)提供更便宜的NOR元件，但它很快就會(huì)達(dá)到自己的終點(diǎn)。
 
    4、轉(zhuǎn)換為一種新興的內(nèi)存技術(shù)，這種解決方案似乎比上述三種具有更長(zhǎng)遠(yuǎn)的前景。本著這種精神，臺(tái)積電、三星和GlobalFoundries都推出了MRAM和ReRAM工藝，以支持那些尋求此類解決方案的客戶。
 
    如果第四個(gè)選項(xiàng)流行起來，它將推動(dòng)晶圓產(chǎn)量增加，而更高的產(chǎn)量將降低成本，從而使這些代工廠生產(chǎn)的離散存儲(chǔ)芯片在財(cái)務(wù)上更具吸引力，這將有助于創(chuàng)造更多的產(chǎn)量。
 
    因此，最終，任何希望成功的新興技術(shù)都可能從邏輯過程中的嵌入式存儲(chǔ)器開始，這將降低生產(chǎn)成本。這些成本降低最終將變得足夠顯著，以使分立存儲(chǔ)芯片達(dá)到足夠低的成本結(jié)構(gòu)，從而威脅到當(dāng)今領(lǐng)先的存儲(chǔ)技術(shù)。

本文關(guān)鍵詞：SRAM,MRAM

相關(guān)文章：臺(tái)積電正在研究的STT-MRAM存儲(chǔ)技術(shù)