本篇文章內(nèi)容宇芯電子主要介紹關(guān)于SRAM芯片中靈敏放大器的類型以及設(shè)計。
 
如圖1 所示為幾種基本靈敏放大器的結(jié)構(gòu)。差分放大器因其具有抗干擾能力強(qiáng)、電壓擺幅大、偏置電路簡單和線性度高的優(yōu)點(diǎn)，多用在CMOS 存儲器讀出放大單元的設(shè)計中，如SRAM、DRAM 等。交叉耦合型靈敏放大器具有速度快的特點(diǎn)。
 
如圖（b）所示，交叉耦合放大電路中，由PMOS 管組成的交叉耦合對是由差分結(jié)構(gòu)中的電流鏡替代而成的，相對于差分電路而言，正反饋的結(jié)構(gòu)能加快讀取速度，然而由于其中的正反饋，使得它容易由于器件尺寸的不匹配而被鎖存在一個錯誤的狀態(tài)。鎖存型靈敏放大器表現(xiàn)在當(dāng)CMOS 反相器處在它的過渡區(qū)時將表現(xiàn)出很高的增益。此時NMOS 和PMOS 管都導(dǎo)通，功耗較大，同時位線負(fù)載限制了它的速度。所以該結(jié)構(gòu)一般不應(yīng)用于SRAM 中。
 
為了在設(shè)計中既能提高存儲單元的讀取速度，又能增大信號的擺幅，在設(shè)計中，我們采用了差分與交叉耦合級聯(lián)結(jié)構(gòu)。
 
新型結(jié)構(gòu)靈敏放大器的設(shè)計思想
高性能靈敏放大器應(yīng)對位線電壓變化感應(yīng)靈敏, 當(dāng)其變化超過10% 時就應(yīng)輸出譯碼電路選中的存儲單元內(nèi)的值, 同時要求抗干擾能力強(qiáng), 功耗小。常規(guī)的CMOS交叉耦合靈敏放大器對信號的上拉作用強(qiáng), 下拉作用弱, 無論在電路響應(yīng)速度、增益還是在輸出擺幅上都難以達(dá)到要求；而差分結(jié)構(gòu)的靈敏放大電路的直流功耗是相當(dāng)大的，這些都限制了SRAM 總體性能的提高。
 
在已有的sram芯片改進(jìn)方案的基礎(chǔ)上, 設(shè)計中給出了一種如圖1所示的改進(jìn)后的靈敏放大器電路結(jié)構(gòu)。該電路在設(shè)計上采用時鐘控制的靈敏放大器,它僅僅在激活的時候產(chǎn)生功耗，但是需要一個時序控制鏈以便在正確的時間激活。并且采用兩級串聯(lián)結(jié)構(gòu)。第一級采用交叉耦合結(jié)構(gòu)，便于提高響應(yīng)速度, 第二級采用差分結(jié)構(gòu)，便于提高增益,抗干擾能力強(qiáng)（共模信號的抑制作用較大）。 兩級之間的工作通過buffer控制。



關(guān)鍵詞：SRAM